ICC中有关VIA没有打在PIN上的问题

double via rule or min area requirement

看看上面几层metal 的spacing

选项吧-connect_within_pins_by_layer

谢谢楼上几位大大的建议，我先试试，然后给各位汇报

楼上诸位的方法都试过了，问题还是存在，搞不清楚是怎么个回事了，还望大家继续讨论，提建议啊。多谢！

什么工艺什么库， 会引起什么实质问题，没看到

不要纠结这个问题啦，没有DRC就没问题

会有些shorts，但不是很多，只是很奇怪为什么会出现这种情况

standard cell Fram view 的 pin 上是不是有 M2 blockage, 或是有 route guide.

可以確認一下cell fram view via region,
以及design track & cell fram track是否一致

谢谢楼上各位大大的热心帮助，问题已经解决。原因是因为CELL VIEW 有问题。

好樣,學習了