微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > CTS布线采用NDR时,via应该怎么设置

CTS布线采用NDR时,via应该怎么设置

时间:10-02 整理:3721RD 点击:
RT,icc进行CTS时,一般对时钟线网采用double width和double spacing,但是这样的话,icc会提示via的enclosure width比该层次上的net width小警告,应该怎么修改呢?是把via的尺寸也进行修改加入NDR么?求指导,谢谢!

用double via

谢谢陈老大回答!但是这个好像和double via 没有关系吧,而是说clock net采用 NDR之后,金属层之间的via此存还是默认的,所以与double 后的net不匹配,才会有如下的warning:
warning: The ‘via1’ via enclosure width is less than NDR width constraint of ‘METAL2’ layer (RT-066)
ICC提示的是:Please increase NDR via enclosure to meet metal layer NDR width.
没有试过,所以来问问,是不是在设置NDR的时候,把via的尺寸也做相应的修改!

对不住,没看仔细
应该是把NDR via事先做好

呵呵,NDR via应该怎么设置呢?

cadence EDI有个script可以自动做一套NDR包括via,
ICC里面没有试过,都是直接用库里已经做好的

哦,先谢了,我再自己倒腾倒腾一下

请问仁兄,“捣腾”好了吗?
我也是相同的问题,报相同的warning。我在版图里查看,发现连线还是用的default_rule

给你几条EDI的指令:
initNdr
setNdrSpacing -layer M3 ?
setNdrSpacing -layer M4 ?
setNdrSpacing -layer M5 ?
setNdrSpacing -layer M6 ?
setNdrMinCuts -layer V3 ?
setNdrMinCuts -layer V4 ?
setNdrMinCuts -layer V5 ?
createNdr cts_2w2s
这样至少可以保证你的宽度和spacing,至于你说的VIA,最新的EDI version已经可以做得很好,但是如果你自己还是不满意,可以手改。
另外vudicao的问题应该是另外一个,就是ndr没有被apply上去,请先用getAttribute -net看一看是不是确实没有。

请问我用 EDI13initNdr
setNdrSpacing -layer M3 ?
setNdrSpacing -layer M4 ?
setNdrSpacing -layer M5 ?
setNdrSpacing -layer M6 ?
setNdrMinCuts -layer V3 2
setNdrMinCuts -layer V4 2
setNdrMinCuts -layer V5 2
createNdr cts_2w2s
不会自动加双孔,不知道什么原因。

小编这个问题解决了吗?我也遇到这样的warning,完全不明白需要调整什么!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top