微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于ICC中high_fanout_net的问题

关于ICC中high_fanout_net的问题

时间:10-02 整理:3721RD 点击:
请教一下大家,在跑ICC lab流程时,在placement阶段,运行all_hight_fanout -nets时会报出如下:


然后设定好set_max_fanout值为18后,运行place_opt后再次使用psynopt -only_design-rule后,仍然报错,如下:




请教一下大家该如何解决连线负载过高的问题?

violations不一定是要修的, 大于0.00001 也叫violation ,
Report_constraint -all_violators 看看具体的还行,

小编,我感觉这里很明显是负载太多了,我后面做完布线后再report_timing,有非常大的延时(有的有8000多)。我怀疑就是这里DRC违例的问题,比如复位信号有800多个负载
请教一下,解决HFN应该采取什么步骤呢

你的线设没设dont touch之类的。
如果修的话,对其中的一部分pin用insert_buffer来修。

lab多做几遍,找找感觉, 对icc还没有感觉,

我用all_ideal_net命令报出来一堆net,然后我用remove_ideal_net后感觉不起作用,用all_ideal_net还是有一堆能请教下怎么修改dont_touch属性吗

谢谢小编的指导 这个lab我完整的做了一遍了 问题就在lab里floorplan,placement这些阶段用的是不同的网表,规模都不一样我之前出问题的网表是直接用的lab里floorplan阶段用的网表。而lab里placement阶段用的网表是没有fanout过高的问题的
所以我现在就很困惑,卡在这步,不知道怎么解决了

有没有高手来帮帮?

report_ideal_network -all 来看看, 被设dont touch了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top