set up violation修复

请教下大家，在做block的dct 综合时， 发现有很多clk路径的set up violation ,周期8ns，最大set up violation是0.64ns，已经单独将这部分作为新的path group ,并设weight优化了，然后用user ful skew 优化，发现没什么变化，报timing发现violationg中的寄存器间是有路径的，导致userful skew没多大用，接下来该怎么优化呢?嗯，dct中很多drc是不是要修干净，inreg和outreg可以不管吧，谢谢

周期8ns，违规0.64，可以往后（PR）做了。compile_ultra -incr一两次效果会好点。2013版本drc是修不干净，需要在最后跑一步compile_ultra -incr -only_design_rule。2014以后没有这个问题，最好把compile_final_drc_fix这个变量打开（Runtime换QoR）。
btw，你把全局最差的路径作为新的path group，这没有问题。但不要把它的weight改大，会有反效果。（只能把非最差的group的weight改大）

嗯嗯，回答的真详细，知道了，非常非常感谢，好人一生平安~