微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 布线后memory边沿与旁边走线DRC间距不够

布线后memory边沿与旁边走线DRC间距不够

时间:10-02 整理:3721RD 点击:

如题,ICC布线后,memory周边的走线与memory边沿,在calibre中总是报DRC错误,提示间距不够的问题
在ICC中我已经设置了把blockage mental当fat wire 处理。
求原因?谢谢了

如果有几个就手修了, 大量的就麻烦
这个是route blockage的问题,

您好 小编
谢谢你的回复
按照你的意思,我可以理解为是IP本身的route blockage没做好的,可以这样理解么?
另外问一下,IP提供的memory给的lef,我是自己转换成Framview的,不知道与我做framview有没有关系?
谢谢

read_lef即可,通常不需要另外的设置,你是怎么做的
memory 用的太频繁了,通常没什么问题的

我就是直接read——lef 的,
那您所说的route blockage的问题,是哪里的问题?
是 memory本身还是说我在ICC里设置不当?
O(∩_∩)O谢谢

是个别drc还是大面积的,如果是大量的,需要进一步debug

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top