微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 自制标准单元库的APR

自制标准单元库的APR

时间:10-02 整理:3721RD 点击:

自己画了一些标准单元,把gds导入到astro里面进行布局布线(不要求时序,只求能自动布线即可)。
现在的问题是
1,生成不了stdcell的rail,命令输入后无任何error或warning的提示,但是就是没有rail画出来
2,目前没有想到办法把这些cell紧邻摆放(自动place会有cell不紧邻放置而导致的间距错误)
请大家帮忙想想有什么办法或者我哪里做的不对。
多谢。

关于第一点,问题在于stdcell的高度虽然一致,但是并不是wire track的整数倍,导致row不能在track上,从而无法画出rail。
第二点,现在还没有解决,我再详细描述下,希望大家能拉兄弟一把。
place的最小间距我发现并不是tile的整数倍,所以说,最后加filler(自己制作)也是不可行的。问题是,place的过程中,那些步骤或者参数决定了两个cell间距是tile的整数倍呢?头疼中。

good,very good,thanks a lot,that is your favor.

咋没人答

好好好的

看一下grid

学习了~

主要是 你那个自己做的东西 还没被认为是 标准单元,
所以place的时候 不可能间隔为 core site的整数倍,
因此 必须先把 你自己做的东西 被Astro 认为是std cells,
而且 一般标准库的std cellswidth都应该是 core site(或者m2 pitch )的整数倍,

1.单元高度做成一致的,宽度需要是布线pitch的整数倍
2.单元边界要做到1/2 diff间距(一般是这样,这个决定于单元最左或右是哪个层次)
3.要是M3以上用,还要考虑公用电源地及tap contact
4.单元左下原点坐标
5.lef定义中,有site core定义,翻转特性只能定义成x,y不能有r90
6.最简单的方法是找该工艺标准cell后照着库单元做就行。最重要的是格点

可能是 pitch没设置好吧兄弟

以上都全了。几种之一或全部。

学习了,正想请教自建std cell 的问题,不知yueluofenghen有没有完全解决这个问题啊?

没有。后来拿ICC的align功能手摆的,因为也就100来个cell,十几行row。
不过前面几位说的都挺有道理的。

明白一点点。

你好,看到你正在建std cell,我也正在做这个,很多问题不明白想请教。
1,每个单元的管子尺寸是怎么制定的,这个宽长比是根据什么指标来设计呢?
2,单元高度又是根据什么来定?
非常感谢!

astro做 std cell mw lib最麻烦了,
还是edi的lef好做, 手写好了,特简单,

Astro or Milkyway .
做成std cell , 需要ausetPRbdry
andaudefinewiretraks , 按照你采用的std cell library 设置就好。
偷懒的方法, 可以把你自己做的std cellboundary width 变大, 变成unitile 的整数倍。

学习了!

Laker 有办法吗? 因为做模拟, 但是会须要一堆 counter orsome logic circuit .. 画版图不给力 ,人太少,

有些简单LOGIC 如果可以自己先找画版图LAYOUT cell 剩下丢给LAKER (orTanner Ledit SPR) 去PLACEROUTING ,
主要是须要一些 protocol 类似 IIc .. 一堆counter logic

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top