怎么让delay值相等

sta保证吧，

版大什么意思，具体怎么做?clock交给工具，只要有办法让两个reg到两个逻辑的delay相等就行

没事自娱自乐，希望有这方面经验的人给予指点
我之前想到一种方法，效果还可以，但是方法有点不正规，而且会受限：因为我们的设计是要求实reg到io的pin的delay相等，所以我用magnet_placement把所有regs靠近io放置，然后把nets设置dont_touch，效果还可以，但是有一定限制，要求io附近一定要有std cell place空间，如果不是macro cells这个方法就走不通了。
希望有更好的方法

不是很懂，学习一下

我的想法原理跟你的是相同的。就是人为干预把cell固定放在某一处，使得两条path的delay相同，也不一定非要靠近io port/pad。这个要自己写脚本。检查每个cell的transition之类的，然后把它前后的cell放在固定的位置。不过我个人觉得delay完全一样还是比较难做到的。

transition我这边没要求，因为是reg的输出，距离又比较近，所以没考虑，如果能满足就更好了
那你是每个cell都要找位置吗，如果cell很多会很麻烦
icc有个design rule：set_max_delay，set_min_delay，如果预先估算一个值，把这两个值设置相同的值，不知道会不会有效果

完全相等是略难的。支持你这种做法，我之前有这么操作过，但不是max_delay 和min_delay相等，只是设了个很小的范围

set_data_check

对于脚本cell多少不是很麻烦，只是迭代时间久一点而已。你说的set_max_delay是可行的，不过很难做到精确，可能设完之后你还要手动优化一下。

不需要那么精确，只是希望他能做到delay差值更小一点

这个方法应该也是可行的，但是我不知道这个命令是否可以对不同cell的pin做设置

要求到不是那么高，希望工具能做的更好一点吧

你这个方法我有兴趣，是怎么迭代的，我这边是好多条path需要做相等，是每次要抓path的delay吗?我还不知道怎么抓delay值，一值在找方法，如果能做到就好多了，可以解决很多问题