微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 一个time skew的问题

一个time skew的问题

时间:10-02 整理:3721RD 点击:



其中Tsu已知的情况
那么我判断setup time是否违例的时候 是不是应该选择最差情况Tc1选max,Tc2选min
即判断Tskew=( Tc1)max-( Tc2)min<= Tcp- Tcq-( Tlogic)max- Tsu是否成立来
判断是否有setup violation

有些东西不是很清楚 请大家指点一下

另一个问题
还有一般出现set up violation的时候应该怎么处理呢,重新设计?对为例path进行优化?对组合逻辑进行拆分还是什么

对于holdviolation出现的时候又是怎么处理的呢

我不懂哈,我就看看,你这是在考虑OCV的问题吗?

我不懂才问的

太理论了,
setup不行,改代码
hold不行,加buffer

这是几种计算的方式,有bc_wc,还有ocv。你百度搜搜关键字

从你表述的意思来看像是用ocv模式进行timing analysis。如果用bcwc进行分析的话,setup或者hold都只用一个view进行分析,一个view的意思是指的用一种库还有corner来进行分析,clock上就不会分的这么细了。
一般setup vio都是看data path上,对其进行修改,实在不过的情况下可以考虑修clock,主要是减小launch上的delay;hold vio的话就是增大launch上的delay,具体情况具体分析。

谢谢大家

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top