微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > ICC balance clock 的问题

ICC balance clock 的问题

时间:10-02 整理:3721RD 点击:
遇到这样的情况,一个CLKA,下面有4个generated_clock 分别是clk1 clk2 clk3 clk4.然后这4个clk每个下面又有20几个generated_clock .现在大概有60几个clk需要 balance,这种情况如何做比较好?

icc自动balance的吧,先让工具自动做,然后再调整

现在工具自动无法balance好所有clk,最后如何调整?有什么命令吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top