微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 什么是 “duty cycle的漂移”

什么是 “duty cycle的漂移”

时间:10-02 整理:3721RD 点击:
什么是 “duty cycle的漂移”这个是只能发生在clock的下降沿吗

jitter造成的影响吧, 给个上下文行么

这是来自陈小编的题http://bbs.eetop.cn/viewthread.php?tid=302143
想问下为什么如下设置

set_clock_latency -source -fall-early-0.005

set_clock_latency -source -fall-late0.005

而没有-rise呢?

漏写了吧

我看那帖子里有说说 duty cycle的漂移只能发生在fall edge;不知道是咋回事
小编确定是漏写了吗

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top