微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > sta里面怎么报出false_path的原因

sta里面怎么报出false_path的原因

时间:10-02 整理:3721RD 点击:
其实就是我有一个reg,在untested里面有报告说是false_path,所以untested,我现在就想了解是哪条命令导致它false_path了。
对于这个reg和它的clk我都没有直接设置为false_path啊。
STA里面有命令能报出false_path的root cause吗?
report_exception好像没有详细的原因。

急啊,有谁知道不?

继续等答案啊。

贴出约束看看啊

没有针对false_path的约束啊。我就想知道那个untested report里面的false path,能报出来是哪条命令导致它false path的!

set timing_report_unconstrained_paths true

STA里面有命令能报出false_path的root cause吗?
===
木有 ~
这个情况,需要仔细分析constraint setting.

啊。

那这个命令的意义是?

false path 默认不报,这个参数可以报出来。



NAME
timing_report_unconstrained_paths
SpecifiesifPrimeTime searches for unconstrained paths or not
when you use the report_timing or get_timing_paths command.
TYPE
Boolean
DEFAULT
false
DESCRIPTION
When this variable is set to FALSE (the default), the report_timing and
get_timing_pathscommandssearchonly for constrained paths. It runs
much faster if there are lots of unconstrained paths in the design, but
you are not interested in these unconstrained paths.
只在report_timing or get_timing_paths时有效,并不能报出false_path的来源。

report_timing -exceptions

搂主有点诚意好不好,把条件约束和路径贴出来啊

这里面报出来的就是说false_path,但没有指明为什么是false_path。

只能贴出report,没有约束啊。我要是知道哪条约束导致它false_path,就不用来这里问了。
decoder/reg_38_a_reg[0]/D CKN(fall) SYS_CLKholduntestedfalse_paths
decoder/reg_38_a_reg[0]/D CKN(fall) SYS_CLKsetupuntestedfalse_paths
decoder/reg_38_a_reg[0]/RN(rise)
CKN(fall) SYS_CLKrecoveryuntestedfalse_paths
decoder/reg_38_a_reg[0]/RN(rise)
CKN(fall) SYS_CLKremovaluntestedfalse_paths
decoder/reg_38_a_reg[1]/D CKN(fall) SYS_CLKholduntestedfalse_paths
decoder/reg_38_a_reg[1]/D CKN(fall) SYS_CLKsetupuntestedfalse_paths
decoder/reg_38_a_reg[1]/RN(rise)
CKN(fall) SYS_CLKrecoveryuntestedfalse_paths

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top