微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > ICC lab1 error

ICC lab1 error

时间:10-02 整理:3721RD 点击:
请问我在用ICC做lab的时候,lab1里addRISC_CHIP.v时,会出现3个error。
Error: Module 'ad01d0' is not defined.(MWNL-297)
Error: Verilog parser cannot parse the /home/zhangjt/IC_Compiler_2010.03-SP2/lab1_data_setup/design_data/RISC_CHIP.v source file. (MWNL-047)
No such file or directory
Error: Current design is not defined. (UID-4)

求解?

啊啊啊,我也遇到同样的问题啊 ,你最后怎么解决的啊?

找到原因了 是CEL中文件的命名问题。比如要做如下修改:
mv ram8x64_ioblock_4_2_1ram8x64_ioblock_4_2:1
mv ram8x64_ioblockcol_1_1ram8x64_ioblockcol:1_1

不错,学习

Any body please post how the errors got solved in above context....adv thanks

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top