STA 里的hold uncertainty一般怎么设置

看到置顶帖子里说post-CTS后hold uncertainty一般为0，请问这是否也适用于P&R之后的STA? 好像也有说设置为其他值的。
另外，如果不是为0的话，那么一般应怎么设置呢?原理是什么呢?在不同工艺下，比如65nm 45nm 28nm下，这个值通常为多大?
谢谢！

要比该Corner下最快DFF的CK->Q值小，原理见Hold is not setup - derate is not OCV

通常设0.2 ，觉得大就0.1
你问了个很难回答的问题，

这个不用设置的吧，

文件很经典，受用，THANKS！