微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 请教关于trace网表的问题

请教关于trace网表的问题

时间:10-02 整理:3721RD 点击:

请教个问题,有个NETLIST,然后需要找,从一个MEM到另一个mem有没有连接


这个连接的定义,是可以穿过任何的组合逻辑,或者时序逻辑。


有啥好的办法? 谢谢各位大神

all_connected -leaf 啊, 一个一个找,
logic多了会很烦的,
all_fanin ,all_fanout可以简单的找一找

好吧,那看起来,还是要递归, 规模大一点,这个运行时间,无法控制啊
找个100级,不知道要多少时间

1-找个快点的机器2-从两端同时开始相向查找
3-用广度优先,先发现较短的就break

还有个大胆想法,
你的问题特殊在“要穿时序逻辑”
那么,如果你做个lib的替换,把时序逻辑的seq arc替换成comb arc。
然后读进pt,直接report_timing -thr memA -thr memB是否可行?
不知是否会因comb loop breaking而受影响。

其实没这个必要,不知道你要干啥
这又不是解图论 ,要数据结构啥的

你这招,应该靠谱,我试试,思路很宽广啊,谢谢

与EDA工具斗争其乐无穷

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top