微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > encounter中partition问题

encounter中partition问题

时间:10-02 整理:3721RD 点击:
大家,做partition时,怎么保存啊,命令是什么啊?
我在做partition后,导出partition网标不知道为啥少了很多标准单元。随便问一下,大家做partition的流程是什么啊,麻烦大侠们写一下啊

最好按照user guide里面的步骤去做,那是经典,道听途说的不一定靠谱

savePartition啊, saveDesign已经没用了, parttition之后,
edi的 partition flow是:
1) definePartition : 定义某个module为一个partition,
2) move the partition as guide , fence in floorplan ,
3) placeDesign to rough place
4)assignPtnPinto assign Pin
5)partition : commit partition
6) savePartition , you can not use savedesign now ,
after savePartition , there are XXX partition and top level
design directory ,
7) use assembeDesign to assemble top and block design ,
or use top level dir : loadconfigtop.conf ;defin top.def ,
also ok,sub block has its partitin lef

谢了,我先前把savepartition和assemble顺序反了,所以导出的partition有问题

学习中。

不好意思,那个做partition的问题一直在,主要问题是导出的网表文件变了,很多的pin没有连接,pin连接的standcell全都没,这是啥原因啊?

是block 还是top level
能具体说下么,
是在physical view下看么

一个网表top下有3个module,把这3个module做partition,导出的partition网表变了

这个
savePartition 以后, top level 和partition block的 .v都存出来的啊,
不同目录,
top.v 就含有partition block的接口 , 不含内部, partition block里面就是具体的.v
然后做block的人去P&R 这个block ,update .v update ILM ,
最后反映到top level的是ILM ,如果你想看里面的话,也可以assembleDesign,
不过block内部的logic 对top没啥用,
top 看到更新的ILM就可以 run top level timing opt了啊,都是分开来run的,

学习中。

关注!学习中!

小编,我在看EDI tutorial workshop2 (DTMF-Partition a design)的时候,遇到一个问题,想请教您一下:
教程的主要步骤是:
Specifying partitionsmodule
Creating partition pin guides(只定义了Net Group,包括3个net)
placeDesign
trialRoute
assignPtnPin
partition
...
教程中没有执行红线命令,在我按照教程说明,执行commit Partition后,在floorplan view的partition pin guides区域,可以看到3个Pin,但是无法选中看pin name,而且其他的pin全部集中到左下角了,这是怎么回事啊?
下图是教程中partition后的执行结果说明:



我 use assembeDesign to assemble top and block design之后设计就被flattening了,怎么才能 使black成为一个像IP核一样的东西。我assembeDesign 之后的结果:



我看别人的结果应该是:




求大神指点,谢谢!我挺急的。

哥,请问EDI的workshop可以发一份嘛。找不到worksho 2 啊到处都。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top