help help

我的core内四周都有摆上memory,我做sroute,用的M2,设置的线宽是0.24(lef默认是0.07)，我用的edi，通过菜单设置好后，看到的结果是有部分出来的线还是0.07，这部分线有个特点就是从左到右贯穿core的,没有因为memory断开，我应该怎么设置，让这部分线也变成我想要的

sroute包括很多种，你是做follow pin吧，
followpin通常是stdcell lef pin宽度决定的，不好调整，
如果是别的sroute ，再看，

没错，是followpin,，cell的lef 是M1M2俩层的，现在要通过M2 接到上面的stripe，宽度采用了0.24 ，默认的lef是0.07，估计为了加强power.可是为什么有部分变不成0.24，其他的被memory断过的followpin corewire都变成0.24

memory lef 通常会阻挡follow pin wire的连续啊，因为m1~m4 基本用完了，很奇怪
special route用的是特殊的rule， 一般都比较宽，和缺省的0.07 关系不大，

嗯，是的，凡是被memory挡住的而断开的followpin都按设置的成了0.24，问题就出在那些没有断过的线上。那请问小编我现在手工改这些线，edi中有什么命令可以通过类似通过shape. width把这些线选出来，手工修下

线宽的问题搞好了，有railcell，用它来做不同线宽的，现在剩下的drc看起来就是和followpin搭到memory边上的stripe引起的drc,接下来是不是给每个memory加上routeblockage,来避免?

可以试试，如果不是真正的drc问题也可忽略，连上了也没关系的
本来也都是VDD，VSS