微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > PT产生sdf文件的问题

PT产生sdf文件的问题

时间:10-02 整理:3721RD 点击:
P&R后用pt分析时序,工程都能正确链接,但是每次pt运行结束时都显示there is no delay to write in SDF. 脚本修改了很多遍,依然不能产生sdf文件,我真是不知道问题有可能出在哪里,,大家帮我想下吧,谢了

读了spef么, 脚本怎么写的

spef文件读了啊,服务器上的脚本下载不了,我就拍了照片,您看看



这是什么版本的pt啊,只要能报出timing,自然sdf能写出来
write_sdf -version 3.0 -context verilog xxx.sdf 应该ok的啊 ,
或者用-version 2.1看看

哎呀,这位仁兄,您说的太对了,用-version 2.1就可以了,想了一个多周的问题终于解决了。我能加您QQ吗

加吧,我个人信息有, 不过有啥问题在版上问更好,集思广益

我还有个问题问你,postlayout后的PT发现有很多violation,可以在PT中直接修吗

可以啊,但是你还是要回到icc 里面修复啊, pt里面修了又不能反映到物理上的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top