微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > ICC中关于IR Drop的一个问题

ICC中关于IR Drop的一个问题

时间:10-02 整理:3721RD 点击:






请教下,为什么IR Drop发生在了右上角,按理说不都应该是chip的中间部分么

是不是离电压端远?

一是要看你的供电点的位置,二是要看你的那块区域的standard cell的utilization是不是太高了。

哪些地方容易出现IR drop问题:
1. 离电源远-- 你看看右上角是不是没有电源PAD,或者你没接入
2. toggle rate高且cell density 大-- 看图发红的是个mem,不存在这个问题
还是从1着手吧

右上方是个啥, pll么?
还有:你是在postcts后做的ir-drop分析么, cts前 不准的

恩 右上方是个PLL,也是在floorplan阶段,virtual place之后做的ir drop,做ir drop分析好大概计算strap和ring的条数和宽度 (PNS PNA)
那这么说这个没有意义吗?


电源pad只在chip的每条边的中间,右上角是没有电源pad的,但左上角也没有电源pad啊,且两个IP都是和PLL
相关的东西,是因为右上方那个IP下方还有cell导致的吗?

因为clk是pll输出的, cts前 clocktree fanout 很大,因此在这里,
做完cts后图就正常了,

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top