微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 为什么ck端设了负的latency会把这只ck path做的更短而不是更长

为什么ck端设了负的latency会把这只ck path做的更短而不是更长

时间:10-02 整理:3721RD 点击:
latency是负值的话,不应该是延长了ck path吗,求指点,谢谢

你是指设latency还是float pin啊?设负的float pin是会做的更长,设latency一般是在place的时候,你设的多少latency就是多少

麻烦看看你用command

对,和float pin值搞反了,

就是sdc里面有 set_clock_latency -1 */CK
我分别用ICC和SOCE做了test,发现ICC做tree时并不call这条命令,所以不影响tree的skew
但SOCE这条命令却起了作用,skew会差1ns多,path确实变长了
这个结论成立吗?

感觉不成立,希望高手指点

set_clock_latency只在cts之前有作用吧
cts时一般都将clock的latency设为propagate的
set_clock_latency的值跟做tree应该没什么关系

set_clock_latency 只会影响timing的值, 不会影响cts的结果,
cts的时候icc 是用float pin控制数值, edi用macromodel 控制,
但是edi的spec如果你不做任何修改的话,通常会把set_clock_latency 的值变成macromodel的值,比较聪明,因此你会觉得tree不一样了,

谢谢,困扰好久,终于明白了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top