如何打平edi输出gds的via

考虑与其它模拟电路进行后仿的需要，希望将edi输出的gds中的via打平。icc有类似的命令：set_write_stream_option -flatten_via。我在edi文档中没有找到相似的选项，请牛人帮忙解决！

没找到，不是一个机制，可能无法实现的，
要flatten via干啥，

是为了防止不同模块拼接时，有via组合重名的情况。

问题不大的， gds merge的时候会rename的，

好的，多谢！