微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > cell delay的大小由 什么 决定?

cell delay的大小由 什么 决定?

时间:10-02 整理:3721RD 点击:
在一个STA文件里看到 算CELL delay时候用到了线性和非线性两种办法,非线性就是查找表 cell delay的大小就是 input trans和output cap决定的
线性的办法就是cell pin to pin intrinsic delay(delay without any loading)+ drive impedanceXoutput cap,今天考核出了这道题,我就糊涂了我到底怎么说才行 ? 都答上 ?

求助! 老无奈了!

现在就是有点糊涂 这个 查cell delay这个 查找表是在那个文件里啊 。lib文件吗?感觉不是captable里啊 captable是 线延迟和 via的一些东西 ,但是在。lib里也没看到查找表啊?

求助啊 !

根据cell的库文件查表

线性的方法仅用于手算吧,在perspective哪本书里面常用来预估。
项目中用的lib文件至少是非线性的NLDM吧?NLDM目前已经算较粗的模型了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top