微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 综合的时候怎么关掉某一个block的clock gating插入?

综合的时候怎么关掉某一个block的clock gating插入?

时间:10-02 整理:3721RD 点击:
如题,也就是假设我有10个block一起综合,但里面有一个block是IP不用做clock gating插入,其他的9个要插入clock gating,怎么设置?
现在我一用下面的命令,就会10个block一起优化clock gating,怎么办?
compile -gate_clock

在线等

set_clock_gating_style

这个命令对我的需求无效啊!

安全没有人知道吗?

把这个block单独综合了再放进来

只能这样?没有什么command能在做clock gating的时候,把这个block排除?

继续求解!

RC倒是直接可以exclude掉某个module
DC的话remove_clock_gating支持对module操作

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top