BLACK-BOX LVS问题

使用一个标准单元库在Virtuoso里手工设计了一块电路。因为标准单元版图里只有金属连线、没有晶体管（出于版权保护原因），因此只能使用BLACK-BOX方式做LVS。现在有一个问题：做BLACK-BOX LVS的时候，只能检查各个单元的端口是不是连接正确，但是单元之间的连线和单元内部连线之间的短路没有办法检查。比如说，对于一个DFF，假设使用一根M1连接到它的输入D，如果这根M1稍微长一些，碰到了这个DFF内部的某根线（不是输入输出端口，也不是POWER/GND），那么就相当于这两根线之间短路了。但是，这种短路在LVS里是检查不出来的，因为工具（Calibre）会认为这个DFF的版图是空的，因此无法判断出短路的情况。我们现在没有办法解决这个问题，不知有高手可以帮忙一下吗?谢谢！

有些这种单元上面是禁止布线的， 如果没有规则要求，你可以做个辅助层试一下了。

这个情况在PR工具里面反而有体现，检查lvs会发现某些net和null（这条就是例子中DFF不是pin的那条线）短路，在calibre情况有点不同