微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 综合出现了Violation怎么处理?

综合出现了Violation怎么处理?

时间:10-02 整理:3721RD 点击:
在综合时,对设计的输入输出进行约束后,在report_timing,出现Violation,咱们都是怎么处理的?

这个问题是不是太笼统啊,我就是想问一下,用不用全部清掉

具体path看看, 不一定要care的

上一篇:关于calibre问题
下一篇:ICC 连接pin

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top