微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > help: encounter 做P&R, no captable files, How to extract RC?

help: encounter 做P&R, no captable files, How to extract RC?

时间:10-02 整理:3721RD 点击:
Foundry doesn't provide0.8 um MS CMOS tech capTable files. How to extract RC?
Rt, FOUNDRY 没有提供CAPTABLE file. 说LEF里面的关于MET1,MET2的电阻电容系数描述就够了。
请问怎么来提取RC?
谢谢

有ict文件也行,可以生产captable

0.8um ? 这么大尺寸
可以的啊, 精度是 LEF < CAPTABLE < QRC tech file ,
LEF里面也可以定义一些cap,resistance的, 只是没有signoff精确而已
如果没有read_cap_table , 那么edi就用lef的参数抽取
也可以做的 ,

是的,但是用来SIGN-OFF timing 的话,怎么设置?

这个问题已解决,0.18um以下的工艺由于wire delay比重已经很大,所以必须CAPTBL文件去精确提取RC。但是对于.8um的工艺来说,用LEF里面的 CAPCITANCE CPERSQDIST***RESISTANCE RPERSQ ***这两个值来计算就可以了,精度完全够用了。

ict 转 CAPTBL的时候一定要加LEF的那个选项吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top