微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > ICC layout后的网表出现assign

ICC layout后的网表出现assign

时间:10-02 整理:3721RD 点击:

ICC中layout后发现两个ports之间直接用metal连接了,网表出现assign。
当然前端的网表中这两个ports间是有buf存在的,ICC将其拿掉了
如何避免呢?

dc 和icc都有这句话:
set_fix_multiple_port_nets -all -buffer_constants
可以在这种feedthrough中加buffer的
edi 里面是 setDoAssign -on -buffer XXXX

set_fix_multiple_port_nets
set_isolate_ports
set verilogout_no_tri

这三个命令都有什么用处?当然第一个命令对于assign来说还是很好用的,测试过了

set_isolate_ports
set verilogout_no_tri
没怎么用过啊,veriogout_no_tri 好像过时了,
一般设个 set_fix_multiple_port_nets -all -buffer_constants
就够了, -all包括各种情况,

多谢,受教了

set_fix_multiple_port_nets -all -buffer_constants 这句话我在DC里头用了,没有assign出现,到ICC后,就出现了。
想问下在ICC里头,这句话应该加在哪里呢?我加在floorplan里头,刚做完floorplan还是有assign Y=A语句。

set_fix_multiple_port_nets -all -buffer_constants
这句话我在DC里头用了,没有assign出现,到ICC后,就出现了。
想问下在ICC里头,这句话应该加在哪里呢?我加在floorplan里头,刚做完floorplan还是有assign Y=A语句。

加在ICC最开始的setup 部分

加在了setup部分read sdc后面,但还是没用。floorplan时就出现了较多的assign, place时没有了,cts,route完后还是有两三个assign Y=A.
很奇怪。项目中过多的buf了。实在头疼。上回还因为hierarchy的缘故,竟然自动把buf输入端断掉后直接tie 0了。
ICC中是否对buf采取的是时序优先?时序上不足就把buf剔除掉?结果中保留assign Y=A 会有什么后果呢?
我是因为calibre lvs没通过才发现assign的。

看达人现身说法


小编,我记得书上还是手册上有说过: set_ideal_networks and clocks等等在综合阶段是不对其进行优化的,即对clock和高扇出的net不进行优化(插入buffer),留到后端去解决,那这里 assign为什么不可以留到后端去优化(插入buffer)呢
多谢啦

可以放到后端去做,没人说不可以吧

恩 我觉得也可以 ; 但网上很多都说 assign语句在后端不容易处理什么的,还说CTS时候不能有assign

Mark.

set_fix_multiple_port_nets -all -buffer_constants
这句在place_opt之前加入就可以!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top