微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于apr时flat和hierarchy的区别以及利弊?

关于apr时flat和hierarchy的区别以及利弊?

时间:10-02 整理:3721RD 点击:
各位大牛好,RT,小弟一直很困惑flat和hierarchy的选择,请各位帮忙解释一下,在apr过程中,应该如果选择这两种情况,以及这两种情况的区别和利弊等,小弟先谢谢各位了!

各位大牛,帮帮忙啊。

小编现在是否有解,小弟初学,还望赐教!

flat做出来的QR会好点,hier划分成小模块,并行处理,跑得快点

一般hier是由于模块太大机器运行时间较长才会划分的,要不都会用flat,时序会好做很多。我每天晚上11点答疑

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top