微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > ICC中这句话set_timing_derate 如何理解

ICC中这句话set_timing_derate 如何理解

时间:10-02 整理:3721RD 点击:
RT。man了一下,意思是不是delay上都要乘上这个衰减系数?

你说的是OCV的derate的吗?这个就是作用在delay Corner上的(相乘),通常是设置在clock path上的,可以让对应Corner下的cell 、net的delay人为的扩大或缩小,达到模拟出OCV的情况。

不懂OCV,我是看sss的官方icc脚本模板有这句,就来问问

是的你可以设上报一下timing 看哪一段乘了这个系数就明白了

前两天刚问了个类似问题。
其实derate的设定就是为了ocv分析的使用,具体early和late的设定根据setup和hold有所不同,详细情况可以看下man,结合时序分析的介绍就明白了。

on chip variation, 片上由于刻蚀,不同点温度,金属不均匀,crosstalk,晶体管沟道长度等因素影响,所以我们需要一个缩放因子来让design更加robust

受教了受教了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top