simc18面积报告，看不懂

Number of ports:80
Number of nets:195
Number of cells:114
Number of references:3
Combinational area:307024.215931
Noncombinational area:1181372.078262
Net Interconnect area:undefined(Wire load has zero net area)
Total cell area:1488396.294193
Total area:undefined
以上两个undefined ，特别是Net Interconnect area:undefined(Wire load has zero net area)，如何理解?
还有就是在DC中aera报告重要吗，反正又不是真实的，是不是在很靠后的后端的area才有实际意义?

大神呢

估计是没有定义wire model

定义了mode和model都定义了

DC的面积报告主要是看这个设计的规模有多大，就是cell area，用了多少个寄存器，用了多少组合逻辑。走线面积可以不用关心，因为DC并没有真实走线。所以只是给你一个大概的方向，心里有个底，后端出来的面积会比DC报出的大。
为什么要看DC中的面积呢?因为每个设计都有多种具体的实现方法，而从中选择出一个最优的设计方案时，面积是必须要考虑的因素之一。你不会说把每种设计方案都做到后端之后再来选择用哪个好，那样周期太长了。还有，如果说一个方案，在DC综合后，面积就超过了你的预期值，那么后端就不用做了，想想其他办法吧。呵呵。一家之言，仅供参考。

哦哦。多谢大神。还有我的两个undefined什么情况啊?我设置的max_area 0;load_model 为smic18下的，reference_area_10000000

帮顶

偷偷滴告诉你， 别和其他人说哈。
你去看看lib中对wire load的定义，大概是这样的，
wire_load ("reference_area_XXXXX") {
...........
area: 0.0000000000000// 这行是定义单位长度的走线面积。DC根据这个信息计算走线面积。所以，，你懂的。哈哈。
...........
}
因为Net area为undefined，所以Total area也为 undefined。
回答完毕。谢谢。

我觉得是没定义wire_load