关于STA的一些问题

各位前辈， 小弟最近也在做一些后端sta的工作，一下问题向前辈们请教：1. 我认为，STA的目的是排除亚稳态的发生。 如果timing check都过的话，那这条path亚稳态就不会发生。不知道我的想法是否正确?
2.如果认同1， 那我在设计中，看到的PT分析过timing path都是同步的，那对于跨时钟path（CDC），STA不去做timing check, 我们如何来保证这类path不进入亚稳态?
3.在设计中，我们需要设constraint，比如case value, muiti cycel, 这些约束的设置是如何得到，和前端工程师?
谢谢了

1. 亚稳态问题由设计者保证，STA不检查；
3. case value, muiti cycle 应该是前端工程师给出

case,multicycle等等这些必要的约束前端肯定要给，不可能让后端去猜吧