微波EDA网,见证研发工程师的成长! 2025濠电姴鐥夐弶搴撳亾濡や焦鍙忛柣鎴f绾惧潡鏌熸潏鍓х暠缂佺媭鍨堕弻銊╂偆閸屾稑顏�04闂傚倸鍊搁崐椋庣矆娓氣偓楠炴牠顢曢敂钘変罕闂佺粯鍔曢幖顐ょ不椤栫偞鐓ラ柣鏇炲€圭€氾拷17闂傚倸鍊搁崐椋庣矆娓氣偓楠炴牠顢曢敃鈧粣妤佺箾閹存瑥鐏╃紒鐙€鍨堕弻銊╂偆閸屾稑顏� 闂傚倸鍊搁崐椋庣矆娓氣偓楠炴牠顢曢妶鍌氫壕婵ḿ鍘у▍宥団偓瑙勬磻閸楁娊鐛崶顒夋晢濠电姴鎳夐崑鎾诲锤濡や胶鍙嗛梺缁樻礀閸婂湱鈧熬鎷�闂傚倸鍊搁崐鐑芥倿閿曞倸绠栭柛顐f礀绾惧灝鈹戦悩瀹犲缂佺媭鍨堕弻銊╂偆閸屾稑顏�
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > CTS之后 report_timing -delay max 结果显示:clock network delay (ideal)

CTS之后 report_timing -delay max 结果显示:clock network delay (ideal)

时间:10-02 整理:3721RD 点击:
CTS之后 report_timing -delay max 结果显示:clock network delay (ideal)

闂傚倸鍊搁崐椋庣矆娓氣偓楠炲鍨鹃幇浣圭稁缂傚倷鐒﹁摫闁告瑥绻橀弻鐔碱敍閿濆洣姹楅悷婊呭鐢帡鎮欐繝鍥ㄧ厪濠电倯鈧崑鎾绘煛鐎n偆澧垫慨濠呮閹瑰嫰濡搁妷锔惧綒闂備胶鎳撻崵鏍箯閿燂拷...

这个有什么问题吗?

这一步做了

set_propagated_clock [all_clocks]
update_timing
然后在报timing试试,应该就ok了。

灏勯涓撲笟鍩硅鏁欑▼鎺ㄨ崘

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top