就setup而言, wcl corner比worst corner还要差吗？

65nm以上，WC比WCLcha
40nm以下，WCL比WC差
需要检查哪些corner的hold，要依照foundry的建议

这个也不一定啊。 要看不同的process spice model的情况啊。
low temperature inversion 会对carrier mobility 和 V threshold产生不同的影响，要看谁的impact更大

40nm以下不是要做MCMM的么，WCL和WC没有谁比谁坏的问题，在WC和WCL下最坏的不是同一组吧，好像

反温度效应。65工艺以下的时候，这两个corner的时序都要收

有没有更详细的关于low temperature inversion effect的资料介绍?