微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 如何fix 类似 local hotspots 的DRCs violations

如何fix 类似 local hotspots 的DRCs violations

时间:10-02 整理:3721RD 点击:
Hi 小编!
对于如下图所示的local hotspots的DRCs iolations,该区域的density也只有~65%,在该design的其他区域的density >75%,NRroute 多可以绕通,整个chip就只有这块区域有hotspots。



下图是对应的floorplan view视图:



下图是metail4放大效果:




我尝试在该区域加hard blockage,但是hotspots会移到别的区域。
选了几条paths,发现hotspots区域有太多的path要经过,最后导致出现hotspots。
对于这样的violations还有什么办法可以fix吗?
希望给予指点!非常感谢!

控制标准单元的放置密度试试

利用率太高, 能扩面积么, 这个地方局部利用率多少

我尝试过将该区域的density降低,但是最后还是没有办法fix。

整个chip的利用率是50%,该区域的local density也只有~65%,其他区域高达75%也可以routeable,而这块区域却没有办法fix,很奇怪!我用的是encounter,尝试将整个chip的面积增加是可以解决local的hotspots的,但是我想了解一下除了增加面积,还有其他办法吗?
谢谢!

setOptMode -congopt high了么, 带congestion优化,
几层金属routing, power 下面cell多否,

我最多有12层,老板要求只能用7层,在place的时候已经把congestion 设为high了。
follow pin 是m2,power net 是M1,power net下面的cells比较多,同时一些stand cells 的pins比较多,也尝试给改类cells加了cell padding但是最后的DRCs violaiton会变得更多。
谢谢!

只能减少power, power下cell desnity 控制, cell density,padding控制,扩大面积,
增加metal layers
就这么几种方法,多试试, congestion有时候比timing难解决,
还有和前端沟通下, 看综合能否解决下,dct flow等

看看是什么cell,会不会是pin太多的cell

cell的pin比较多,对于该区域的cell加了cell padding,也没有办法fix谢谢!


多谢小编的建议,我会向前端请教一下!谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top