微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > max_cap violate问题

max_cap violate问题

时间:10-02 整理:3721RD 点击:
本人新手,从dc做到encounter, 出了版图之后才用pt去分析,现在的问题是有一个最大电容不通过,max是0.3,实际是0.32,我看板上有人说要插buffer或者增大尺寸,请问在哪一步如何做,本人才接触四天,不是很懂。在DC中的脚本只是设置了transition和fanout(2,默认是1),没设置电容,最快的时候时钟为5ns.、
麻烦指点一下

关系不不大,ignore

您好!多谢您回答了我关于lvs和drc的问题,很感谢我想问的是transition 和cap电容违规,如果想要避免的应该在dc中的约束文件中进行约束么,相对应的语句是什么,我这次只加了transition的,cap我没加,是这个原因么。或者还有其它的方式来避免
我看网上说出现transition和cap的错厂商不会给流片呀,难道不是这样的么

不设也可以的 , .lib 里面有约束, 不是什么大不了的事情,

可以在pr过程中修掉

不好有意思我又来提问了。现在我想通过插buffer修改掉电容,情况是这样的,buffer A推动了b c d e f g h i我想插入两个buffer分组推动,我写了一下语句,实际中buffer A的推动端口为sclk__L1_N1/O,语句中列出的是要推动的端口:ecoAddRepeater -net sclk__L1_N0 -term sclk__L2_I0/I sclk__L2_I2/I sclk__L2_I3/I sclk__L2_I4/I sclk__L2_I6/I -cell HGSCL4NM_BUF_H -loc 350 393.12
ecoAddRepeater -net sclk__L1_N0 -term sclk__L4_I0/I sclk__L5_I2/I sclk__L6_I3/I sclk__L7_I4/I sclk__L8_I6/I -cell HGSCL4NM_BUF_H --loc 150 393.12
结果是第一条语句插入的buffer推动第二条语句插入的buffer,第二条语句插入的buffer,推动所有的单元,并不是预期的分组推动啊
请问是我哪里写错了么

麻烦请问怎么修掉?我不太懂,encounter布线都是自动的。手动的不会还

set fixFanoutLoad true
optDesign -preCTs/postCTS/postRoute -drv

第一个命令记不清了好像是set fixFanoutLoadMode true 具体的查看Manual或user guide确定一下

好的,我还想问一个问题,就是寄存器中的一位存在建立时间slack问题,我可不可以通过插入buffer解决?我插入的端口是cal_inst/reg[8]/CK,说是8不对,是不是寄存器的端口写法不能这样写,正确的写法是啥?

分组推动 用ecoaddrepeater -term { pin1 pin2 } 来实现,不要-net

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top