微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > place_opt -effort high会带来哪些负面影响?

place_opt -effort high会带来哪些负面影响?

时间:10-02 整理:3721RD 点击:
place_opt -effort high会使得Timing的结果更优,负面影响之一是会使run time增加,还有一些其他的负面影响吗?

同问

几乎没有 ,只会更好

place_opt -effort high 和-effort medium 相比,在WNS 看到的结果是差不多一样的,在TNS上的差别比较大,优化得更彻底,但是run time会变长,不会带来其他负面的影响;在设计比较小的时候run time的增加是可以接受的,place QR的提升也会减小后续timing 收敛的难度;但是像GPU等大型的design place的时间可能要几天,这是runtime的大幅增加会让我们很难受,在timing能接受的情况下,通常会去选择medium。

大型design也是划分成模块的,主要看模块大小吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top