微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 用icc 做cts问题

用icc 做cts问题

时间:10-02 整理:3721RD 点击:

用icc命令clock_opt时,出现下面错误
Error: Hierarchical pin clkdiv/clk4 found in clock domain CLK. (CTS-115)
请大家看看,怎样解决哦
谢谢,

自己顶一下,我先remove_generated_clock -all,然后换一下generated clock的定义位置(原来generated clock定义在一个模块的输出引脚,现在重新定义在与这个输出引脚相连接的一个触发器的输出端),然后执行check_clock_tree命令,出现下面的warning:
Warning: A non-unate path in clock network for clock 'CLK2'
from pin 'clkdiv/U4/Y' is detected. (TIM-052)
然后再执行clock_opt,发现那个错误没有了,
问下大家,这样处理可以么?

你画个时钟树的结构出来吧

谢谢您回复,我是初学者,请问小编的意思是?

你做时钟树得知道它的结构吧,你大体画一下,别人也清楚你的问题所在



这个截图可以么?我就用了clock_opt这条命令,

是可以的,要定义在instance pin上面, 最好不要定义在hier pin上面

谢谢7楼和小编的回复,,,,

谢谢7楼和小编的回复。

想问问小编和斑大,我在load sdc文件后,check_timing时也出现了下面这个警告:
Warning: A non-unate path in clock network for clock 'CLK_2' from pin 'u_clock/add_74/U1_1_1/S' is detected. (TIM-052)
每个分频时钟都警告了,想问问为什么会这样?是SDC文件没写好吗?能不能忽略它的?
谢谢了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top