微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 怎样产生3ns的 useful skew

怎样产生3ns的 useful skew

时间:10-02 整理:3721RD 点击:
在encounter假设主时钟连接了1000 regs,我想找出需要的100 regs与
已知道的1000regs在做时钟树产生3ns useful skew, 怎么控制这100 与
剩下的1000regs 产生?谢谢

老贾,利用MacroModel这个命令就可以完成你要的。

set float pin 3ns

MacroModel 只是针对hardMacro来平衡model内部sink与要生成sink的skew,但是对于soft model中
的sink没有什么帮助.

有用的,我做过,做UseFull Skew

MacroModel pin XX/XX/XX/reg/CK maxRiseDelay 8ns maxCap 1pf
这样能做出这到这个寄存器8ns的delay时间吗?

应该可以

今天看了实验的结果,要使用MacroModel这个选项所约束reg pin比其他的reg pin的delay长,那么后面的maxRisedelay maxFalldelay minRisedelay minFallDelay 要设计为负数,cksynthesis clock tree 为了平衡skew工具会在约束的reg ck pin 的路径上插入clkbuf clkinv要比其他reg ckclock tree的级数多,多出的级数的时间就是设计的负数值的大小。

非常感谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top