微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 已解决--astro中timing report疑惑

已解决--astro中timing report疑惑

时间:10-02 整理:3721RD 点击:

各位好,我在PR完成后看了timing report, 发现时钟没有propagated性质,全为零,是这样吗?



谢谢!

要手动 写下 set_propagated_clock[all_clocks] 这句话的,才行的

谢谢你,
不好意思,我没说清,这是在astro中,用Timing Report看到的结果。时钟的延迟都是零。版图后应该带有延迟的啊,timing setup的选项我也都检查过了。

请帮我看下,astro时序分析中,clock delay 没有用propagated的时间,而是用了ideal 0的情况,为什么会这样?
另外我想让astro去分析in2reg的时序,到时提示说找不到那条路径,为什么会找不到呢?
麻烦你了,谢谢。

后来在CTS之后,脚本中加入sdc "set_propagated_clock *",之后看到的时序分析时钟就具有了propagated属性了。对于之前没有找到in2reg的路径是由于在timing setup中没有选中include IO path。如果没有选中的话,astro便找不到这种路径便不会对这种路径进行优化。

谢谢了,我也遇到了同样的问题。哈哈。

我也遇到过

sdc "set_progated_clock [all_clocks]"

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top