primetime 一定要跟formality 搭配使用嗎

primetime驗的更仔細，結果會與dc compiler不太一樣。
dc report出來的比較rough，不會主動幫你show出非同步訊號產生的timing
而primetime會把所有path都show出來，包含你可能沒有下constraints的非同步路徑
primetime還會幫你檢查是否存在沒有限制的clock路徑
primetime可以單獨分析timing，不一定要跟formality一起使用
formality只是用來檢查你RTL跟合成器合出來的有沒有一致，
以及合成後的gate-level跟apr後的gate-level的一致性
primetime + formality即可以確保你不需要作dynamic-simulation
如果不使用formality的話，你就需要dynamic-simulation來確定一下你合成後的function是否正常

感謝 大大的詳細解答

那请问，在P&R后，用PT做完静态时序分析和formality验证，就可以避免做后仿呢?

那请问，在P&R后，用PT做完静态时序分析和formality验证，就可以避免做后仿呢?

不能不做后仿吧，万一sdc中有写错的地方，除了后仿其他方法很难发现啊。

这两个没有必然联系吧

二楼解答的很到位。同问四楼问题。

formality 过了， sta 过了， 照样还是要做post sim

学习学习

请问后仿用什么做啊?

做后仿真的目的主要是验证异步逻辑。以及mix-signal 的部分

我觉得也不用

一般布局布线后会，对于较小的电路，建议还是做动态仿真。对于大的电路，动态仿真的时间难以接受，就应该必须做PT和formality。但是formality现在还不是业界所承认的方式，还不算非常成熟。

DING QQEDA

这是一个东西吗?pt是检查timing的 formality只是检查 初始netlist和 signoff 后用于taepout导出的最终netlist功能是不是有出入

受教了，