关于DC综合128输入有符号加法器的问题

本人新手，写了一个128输入的有符号加法器，代码如下

1. input signed [2:0]a128;
   
2. output signed [10:0] sum;
   
3. 
   
4. assign sum = a1+a17+a33+a49+a65+a81+a97+a113+
   
5. a2+a18+a34+a50+a66+a82+a98+a114+
   
6. a3+a19+a35+a51+a67+a83+a99+a115+
   
7. a4+a20+a36+a52+a68+a84+a100+a116+
   
8. a5+a21+a37+a53+a69+a85+a101+a117+
   
9. a6+a22+a38+a54+a70+a86+a102+a118+
   
10. a7+a23+a39+a55+a71+a87+a103+a119+
    
11. a8+a24+a40+a56+a72+a88+a104+a120+
    
12. a9+a25+a41+a57+a73+a89+a105+a121+
    
13. a10+a26+a42+a58+a74+a90+a106+a122+
    
14. a11+a27+a43+a59+a75+a91+a107+a123+
    
15. a12+a28+a44+a60+a76+a92+a108+a124+
    
16. a13+a29+a45+a61+a77+a93+a109+a125+
    
17. a14+a30+a46+a62+a78+a94+a110+a126+
    
18. a15+a31+a47+a63+a79+a95+a111+a127+
    
19. a16+a32+a48+a64+a80+a96+a112+a128;

复制代码

由于担心signed不能被DC有效综合，所以仔细查看了综合结果，report_references发现其中用到了add128_DW01_add_0，这是不是DesignWare里面的?
查看了一下资料，还是不是很了解DesignWare的功能。我的看法是：排除DW能提供一下IP的功能之外，只针对HDL运算符（+-*/等）的综合时，DW只是提供一种优化的抽象实现，然后这个优化的抽象实现再映射到相应的工艺库中的元件（与非门，全加器等）形成最终的门级网表，不知道这种理解是否正确?

不谈你的coding style了。就回答你的问题的话： 是的。

谢谢啦，我只是用来测试下...