微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 2007版Astro问题

2007版Astro问题

时间:10-02 整理:3721RD 点击:
因为Verilog to cell 这个命令把 Expand ,Bind netlist都整合了。
那后面两步Cell > Initialize Hierarchy Information
Cell > Mark Module Instances Preserved
还要不要做? 不做的话,布局后仿真会不会出问题?看帮助,这步似乎很重要。
做的话,又找不到.cel .exp .netl 的文件。
我刚接触Astro,太困惑了。

各位大牛你们都多大年纪啊

我用的是06版本,也有这个命令,只可以没有expand功能,是否要重新执行

这个问题已经解决了,verilog to cell里面有 Initialize Hierarchy Information的选项,它是默认选上的。
第二步是cell>Mark Module Instances Preserved
然后,Design setup就算完成了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top