微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 求解释一下小弟的PT报表,没有net的延迟等问题

求解释一下小弟的PT报表,没有net的延迟等问题

时间:10-02 整理:3721RD 点击:
这是我dc综合完后,用PT报的一个报表,请问几个问题:1、0.30477是wr_en_odd_0_2_reg上的延迟时间么,std cell上的延迟是在什么文件上定义的?
2、为什么net上没有延迟,net上的延迟信息在什么文件里定义?
3、圈出的rgb_data_group_000_0_0_63和data_fifo_1等,这些是综合完netlist里的module的名字,它们的延迟为什么也是0?
哪位大神教教我,谢谢谢谢!

有人解释一下么

1.是reg的CLK-->Q的延时,在target_library定义的lib文件里定义的
2.net的延时也在lib里。综合网表一般使用的是WLM,可能你导线太短所以没有报出来。可以增大有效数位试着能否报出来。
3.时序是穿过了module,但是否只是经过module 的pin直通,module的pin之间没有逻辑。

2、增大有效位也没有延时,dc里需要输入什么命令才会计算net的延时么?WLC的参数在哪里定义,怎么用WLC?3、如果只是经过module的pin那不是没什么意义吗?这些module都是用的DW里的东西,是不是和这个有关?

谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top