ICC对多bit并行数据位所插buffer的处理问题

两个异步时钟域多bit模块，由于时钟的特殊原因，不便使用异步FIFO,在两个时钟频率成比例，且balance的情况下。想要通过插一定延迟的buffer以满足hold time问题（各数据位的延迟相同）。
DC综合后满足条件，但ICC P&R之后，发现大多数数据为的延迟与DC综合结果相同，但有几个位的延迟却很小。例如，我想要得到的延迟为0.22ns，但有几个数据位却被优化成一级buffer,延迟为0.02ns/0.03ns。
求问大神，如何解决。

改成同步时钟方法来处理了~