微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 再问icc spg流程...

再问icc spg流程...

时间:10-02 整理:3721RD 点击:
ICC把布局完的def给DC
DC:
compile前有用 extract_physical_constraints 命令设置物理约束
compile的命令是compile_ultra -congestion -spg
输出ddc的命令是 write -format ddc -hier -out top.ddc

在DC里打开的时候,std cell已经全部在core内被Place
ICC读入ddc之后,GUI显示的是macro如之前的def一样被设置在core内fixed。而std cell都被放在core右侧未被place的初始位置。
请教 在衔接过程中哪里错了会出现这样问题?
之后用create_fp+place_opt -spg和直接place_opt -spg都尝试过 比不做spg流程的时序差很多。想来是spg流程本身做的有问题。
谢谢!

顶起》。

我们是直接在DC SPG下,保存milkyway
ICC读入DC spg的mw时,std cell是处于unplaced状态,跳过create_fp,直接place_opt+spg

灰常感谢大大!按照你的说法做真的就时序好很多!
之前也是按照你的说法用Mw做 但是当时不知道要读入DC出的物理约束文件。
后来读入ddc新建mw 发现时序很差。
另外想请问一下 为什么DC读入ddc后显示的是std cell处于placed 状态但是icc读入ddc之后就是未place的状态?

这个没有仔细研究过

好的 谢谢大大

为啥需要先create_fp? 我都是直接place_opt,没出现过你说的问题。 ddc里面都已经包含所有std cell的位置信息了,直接place_opt就行了。

我请教下小编大大,就是读入mw是不是也要读入def文件,我现在直接读入mw然后place_opt报出error说没有floorplan信息,谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top