请问DC能否像PT那样store session

1、想问下，DC能否像PT那样可以进行store session，在DC工具退出后，也能像PT那样重新restore session，或者说如果不能重新restore session，那么是否可以重新回到之前的综合设计呢?不知道直接读综合产生的ddc是不是就是重新restore design。
2、还问一个PR的问题：就是使用DC综合生成的sdc，这个sdc是否可以直接用于PR需要的sdc，我看到一些教程说在PR中所需要的sdc只需定义一些时钟以及输入输出延时，但是，我感觉好像只是wire_load的信息不需要吧，因为PR过程中是直接使用的真是互连线，这些线在lef都会有电阻和电容的定义的，而对于set_max_area，set_max_dynamic_power之类的优化约束也是需要的吧，因为毕竟PR过程中也是在做优化的。不知道这样解释合适不合适。
3、同样，继续问下，如果是PR产生的sdc用于PT分析呢?这时候又是怎样的?（只知道需要将clock改为propogated clock）因为手册上也没有说一个确定的template。所以比较困惑。
希望高手解惑！谢谢！

希望有人能讨论下这个问题！

1. 如果是是否有保留sesstion，dc没有这么个功能，但是有保存下来的ddc,设置好 link_path search_path后，就可以直接Load ddc文件。
2. 是的。
3.不是的，propogated clock不是sdc的一部分，不需要在sdc种设置。

学习了！3x

dc是ddc ， write -f ddc-o design.ddcdesign
pt是session
sdc可以由pt，dc出，都可以，
有些语句对后端来说没用，比如wire_load , set_max_area

DC 之后怎么得到 encounter 所需要的 SDC 文件啊?
那个DDC 就是?