数字后端信号完整性分析问题
时间：10-02
整理：3721RD
点击：
请问是不是工艺在0.18μm以下就要进行信号完整性分析?不管时钟频率有没有大于100MHz
路过帮顶
顶~顶
求回答啊，哪位大侠帮帮忙，请问是否正确
请问是不是工艺在0.18um及以下工艺就要进行信号完整性分析呢?还是一定要频率大于100MHz呢?请求帮助呀！谢谢各位了
求回答
你打开xtlk设置，看看算出来的值大不大，如果都很小，那就是不需要做：）
不做
应该90nm以下。018 013 应该影响不大
那请问小编怎样才算值小?是不对时序造成影响就不需要做吗?
小大概就是xtalk造成的delta delay在一条path上的总和比设的uncertainty还小一个数量级。然后每条aggressor造成的bump比VDD小两个数量级。