微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > siliconsmart特征化model时遇到的问题

siliconsmart特征化model时遇到的问题

时间:10-02 整理:3721RD 点击:
siliconsmart进行model的时候泄漏功耗显示为负值,lib文件里面的泄漏合功耗为0,
请问泄漏功耗显示为负值是由什么造成的?怎样避免?
求各位大神解答一下!
谢谢了!

你可以在configure.tcl文件中设置一个参数set gate_leakage_time_scaling_factor 50.0

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top