微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 同学们帮忙看看这个PT violation min_capacitance!

同学们帮忙看看这个PT violation min_capacitance!

时间:10-02 整理:3721RD 点击:

  1. min_capacitance
  2. RequiredActualPinCapacitanceCapacitanceSlack-----------------------------------------------------------------u_dig_top/u_baseband/u_clk_gen/clk_rx_cnt_reg_0_/QN0.00100.0000-0.0010(VIOLATED)u_dig_top/u_baseband/u_clk_gen/clk_rx_cnt_reg_1_/QN0.00100.0000-0.0010(VIOLATED)u_dig_top/u_baseband/u_clk_gen/clk_rx_cnt_reg_2_/QN0.00100.0000-0.0010(VIOLATED)u_dig_top/u_baseband/u_clk_gen/rx_modem_clk_gate_neg_clk_rx_16m_reg/QN0.00100.0000-0.0010(VIOLATED)u_dig_top/u_baseband/u_clk_gen/rx_modem_clk_gate_neg_clk_rx_reg/Q0.00100.0000-0.0010(VIOLATED)u_dig_top/u_baseband/u_clk_gen/tx_modem_clk_gate_neg_clk_tx_16m_reg/Q0.00100.0000-0.0010(VIOLATED)u_dig_top/u_baseband/u_cont_wave/cnt_reg_0_/QN0.00100.0000-0.0010(VIOLATED)

复制代码


这些violation很奇怪,这些pin都是floatting的,是不接任何net的,但是在pt里面会报min_capacitance violation!
在ICC里就没有这些violation!
为什么会报这些violation呢?
这些violation可以忽略吗?或者可以设置不会报出来呢?
代码不清楚,截个图!



搜了一下论坛,之前也有人提过这个问题,但好像没有人回答!
我在想,为什么工具会要求out port有min_capacitance的呢?
如果满足不了min_capacitance会有什么结果呢?

lib lookup table 里的值 min->max, 所以<min时就超表了会报violation,一般情况下都是floating引起,则可忽略。

嗯,这些pin都是floatting的,但是有什么方法可以叫PT不报这些floattiong的violation呢?错误蛮多的,我怕有些真实的错误会隐藏在里面!

这个不叫错误吧。这么点的违例忽略

violation有4000多条!看了下,基本上都是这样的错误,怕就是有些需要修改的错误隐藏在里面哦!

remove_min_capacitance

谢谢!我来试试!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top