微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 后端面试--每日一题(089)

后端面试--每日一题(089)

时间:10-02 整理:3721RD 点击:
In AOCV table, within the logic level increasing, does the derate value increase or decrease?
在AOCV里面,随着逻辑单元级数的增加,derate的值是增加还是减少?
难度:3

在OCV中,随级数增加,derate增加
在AOCV中,公共路径的derate会被CRPR去掉。

在OCV中,随级数增加,derate不变
在OCV中,公共路径的derate也会被CRPR去掉。

OCV中,随着级数的增加,derate不变。但是这样time会很难满足,因为OCV本身的影响已经很严重了。
所以出现了AOCV,随着级数的增加,derate减小,这样可以让time更容易满足。

啊哈,我补习了一下,大牛看看是不是这样?
在ocv中,如果设derate是1%,那么对于3级buffer链的derate值就是:
1%d+1%d+1%d=1%*3d(每个buffer的延迟是d);
在aocv中,同样1%的derate,多级cell会对derate乘一个小于1的修正系数r,那么对于3级buffer链的derate值就是:
1%d+1%d*r+1%d*r*r=1%*d(1+r+r^2)<1%*3d
也就是说,随着深度增加,derate值在减小

http://www.synopsys.com.cn/information/snug/2010/aocv-technology-adoption-in-45nm-design
网上找的文章。AOCV考虑路径长度和深度。

继续请教:
OCV和BC-WC模式的区分是不是只在icc中啊?
对于以上两种方法的设计,在之后pt中的分析方法有无区别呢?
也有OCV和BC-WC之分吗?

ok

ok

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top