微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC后端设计交流 > 关于encounter整体布线后的drc和lvs问题

关于encounter整体布线后的drc和lvs问题

时间:10-02 整理:3721RD 点击:
我用encounter布完线出现40出drc违规,不想调大面积降低core利用率,有其他优化的方法吗?

将drc出错的地方降低utilization

在DRC违反大的地方,打上一些小面积的blockage,其实也是降低utilization的一种方法

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top